특허공고문

○ 발명의 명칭 : 3차원 반도체 소자의 측벽에서의 라인 에지 러프니스(Line Edge Roughness)에 대한 분석 방법 및 장치

○ 권리유형 : 특허

○ 등록번호 : 10-1723789

○ 등록일 : 2017.03.31

○ 요약

- 3차원 반도체 소자의 측벽에서의 라인 에지 러프니스(Line Edge Roughness)에 대한 분석 방법은 랜덤 러프 서피스(Random Rough Surface)로부터 2차원 자기 상관 함수(2D Auto correlation Function, 2A ACF)에 이용되는 변수를 추출하는 단계, 상기 변수에 기초하여 상기 2차원 자기 상관 함수를 계산하는 단계 및 상기 2차원 자기 상관 함수를 푸리에 합성법(Fourier Synthesis Method)에 적용하여 3차원 라인 에지 러프니스 시퀀스(3D Line Edge Roughness Sequence)를 추출하는 단계를 포함할 수 있다.